PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-217367

(43)Date of publication of application: 02.08.2002

(51)Int.CI.

HO1L 27/04 HO1L 21/822 GO1R 31/28 HO1L 21/66 HO1L 21/8238 HO1L 27/092 HO1L 27/10 HO1L 27/108 HO1L 21/8242

(21)Application number: 2001-006677

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:


15.01.2001

(72)Inventor: TOMISHIMA SHIGEKI

(54) SEMICONDUCTOR CHIP, SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor chip in which completely sufficient test is enabled easily without applying a load to circuit constitution of a main body, a semiconductor device mounting the chip, and a method for manufacturing the semiconductor device. SOLUTION: This semiconductor chip is provided with terminals 3 for test which are linked with wiring 2 stretched from the device body 4 and connected with a test apparatus 14, and terminals 5 for circuit constitution which are branched and linked from the wiring 2 with which the terminals 3 are connected and which are connected with other circuit elements.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-217367 (P2002-217367A)

(43)公開日 平成14年8月2日(2002.8.2)

(51) Int.Cl. ⁷		觀別記号	FΙ		ን	-マコード(参考)
H01L	27/04		H01L	21/66	В	2G132
	21/822			27/10	495	4M106
G 0 1 R	31/28			27/04	Т	5 F O 3 8
H01L	21/66		G 0 1 R	31/28	Ū	5 F 0 4 8
	21/8238		HO1L	27/08	321C	5 F O 8 3
		农請查審	未請求 請求	項の数16 OL	(全 9 頁)	最終頁に続く
(21)出顧番	3	特願2001-6677(P2001-6677)	(71)出願人	、 000006013 三菱電機株式	会社	
(22) 出願日 平成13年1月15日(2001.1.15) (72) 発明者		f 富嶋 茂樹 東京都千代田	東京都千代田区丸の内二丁目2番3号 富嶋 茂樹 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内			
			(74) 代理人			4名)
			ŀ			


最終頁に続く

(54) 【発明の名称】 半導体チップ、半導体装置および半導体装置の製造方法

(57)【要約】

【課題】 本体の回路構成に負担をかけず、徹底して十分なテストを容易に行うことができる半導体チップ、そのチップを実装した半導体装置およびその半導体装置の製造方法を提供する。

【解決手段】 本体 4 から延びる端子用配線 2 に連結され、テスト装置 1 4 と接続されるテスト用端子 3 と、テスト用端子 3 が連結された端子用配線 2 から分岐して連結され、他の回路素子と接続される回路構成用端子 5 とを備える。



【請求項1】 本体から延びる端子用配線に連結され、 テスト装置と接続されるテスト用端子と、前記端子用配 線から分岐して連結され、他の回路素子と接続される回 路構成用端子とを備える、半導体チップ。

【請求項2】 前記端子用配線に前記テスト用端子のみが連結されたテスト用端子配線を備える、請求項1に記載の半導体チップ。

【請求項3】 前記テスト用端子が、前記テスト装置への信号を増幅するためのドライバを備える、請求項1または2に記載の半導体チップ。

【請求項4】 前記テスト用端子が、前記テスト装置からの信号を前記半導体チップに伝達するためのドライバを備える、請求項1または2に記載の半導体チップ。

【請求項5】 前記ドライバが、MOSトランジスタを 含むインバータ回路によって構成される、請求項3また は4に記載の半導体チップ。

【請求項6】 前記インバータ回路は多段インバータ回路であり、互いに隣接する2つのインバータ回路に含まれる前記MOSトランジスタにおいて、そのチャネル幅 20は信号が伝達される側に近いインバータ回路のMOSトランジスタのチャネル幅ほど長い、請求項5に記載の半導体チップ。

【請求項7】 前記ドライバ用のドライバ電源用端子を さらに備える、請求項3~6のいずれかに記載の半導体 チップ。

【請求項8】 前記回路構成用端子と、前記テスト用端子とが、平面的に見て、前記半導体チップの端の辺に沿って列状に配置されている、請求項1~7のいずれかに記載の半導体チップ。

【請求項9】 平面的に見て、前記テスト用端子が、前記回路構成用端子よりも端に近い位置において前記辺に沿って配置されている、請求項8に記載の半導体チップ。

【請求項10】 前記テスト用端子の列と前記回路構成 用端子の列とを区分けするマークが入れられている、請 求項9に記載の半導体チップ。

【請求項11】 前記半導体チップがメモリ半導体チップである、請求項 $1\sim10$ のいずかに記載の半導体チップ。

【請求項12】 前記請求項1~11のいずれかに記載の半導体チップが回路基板上にパッケージされ、前記回路構成用端子が前記回路基板上の他の回路素子に接続されている、半導体装置。

【請求項13】 前記半導体チップにおけるテスト用端 子が除かれている、請求項12に記載の半導体装置。

【請求項14】 1つの端子用配線から互いに分岐して 設けられた回路構成用端子とテスト用端子とを備える半 導体チップを回路基板上に実装する半導体装置の製造方 法であって、 前記半導体チップがウェハの状態において、前記テスト 用端子にプローブを当ててテストを行うテスト工程と、 前記半導体チップを前記ウェハの状態から各々に切断す るダイシング工程と、

2

前記回路基板上の半導体チップにおける前記回路構成用端子と前記回路基板上の他の回路素子の端子とを接続する回路素子間接続工程とを備える、半導体装置の製造方法。

【請求項15】 前記ダイシング工程は、前記テスト用端子を前記半導体チップから切り離して除去するテスト 用端子除去工程を備える、請求項14に記載の半導体装置の製造方法。

【請求項16】 前記回路素子間接続工程は、前記半導体チップを少なくとも1つ含む2つ以上の半導体チップを積層する積層工程を含む、請求項14または15に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体チップ、半 導体チップを実装した半導体装置および半導体装置の製造方法に関し、より具体的には、DRAM、SRAM、 フラッシュメモリ、CPU(Central Processing Unit)、MPU(Micro-Processing Unit)、DSP(Digital System Processing)等の半導体チップのテストを容易化する端子を備えた半導体チップ、半導体チップを実装した半導体装置および半導体装置の製造方法に関するものである。

[0002]

【従来の技術】DRAM、SRAM、フラッシュメモリ等のメモリと、CPU、MPU、DSP等のロジック回路とを組み合わせたシステムは、システム1単位として製造され、また用いられる場合が多い。図10は、そのようなシステム半導体装置が流通した最も初期の頃、製作されていた例を示す図である。1枚の配線基板107上にメモリ半導体チップ110と、ロジック半導体チップであるCPU111およびDSP112がそのリード125と基板配線119とを通じて接続され搭載されている。このような、システム半導体装置が流通することにより、システム設計等に多くの工数をかけることなく、所定のシステムを選択して利用することができるようになった。このシステム半導体装置の短所は、サイズが大きくなることであり、携帯端末等の装置には用いに

【0003】図11は、このような問題を打開するために提案された、平面混載し、小型化をはかった1チップ混載半導体装置を示す図である。この半導体装置では、各半導体ブロックは、1枚の半導体基板上に一体的に形成されている。すなわち、この1チップ混載半導体装置においては、同じ処理工程において同時並行的に、半導体基板101上にメモリ半導体ブロック110およびロ

ジック半導体ブロック111を作製する。このため、1 つの半導体基板上に異なった用途の半導体回路が領域別 に形成され、各半導体回路ブロックは、それら半導体回 路ブロック本体と同じ機会に形成されたメタル配線11 9によって接続されている。この1チップ混載半導体装 置では、テスタに接続されるテスト用端子103と、他 の素子の端子と接続される回路構成用端子105とが、 分れて各半導体チップ本体から延ばされた端子用配線に 接続され、列を形成している。このような1チップ混載 半導体装置を用いることにより、システム半導体装置の 小型化や薄型化をはかることが推進されてきた。

[0004]

【発明が解決しようとする課題】しかしながら、上記の 1 チップ混載半導体装置は、つぎのような問題を有して いる。すなわち、DRAM等のメモリの半導体回路は、 メモリセル形成のために、非常に複雑な構造を有する込 み入ったプロセス工程をとらざるをえない。これに比し て、CPU等の論理回路は簡単な構造を有し、そのため に製造工程も比較的簡単である。しかしながら、1チッ プ混載半導体装置の半導体基板の上に論理回路を、メモ リと同時並行的に製造してゆくと、論理回路のブロック では、たとえば長時間不必要な加熱処理等を受け、シス テムの性能劣化または不良を生じる場合がある。このた め、1チップ混載にしたことによってかえって納期が延 び、かつメモリおよびロジックを合わせた全体の構造が 複雑になり、歩留りが低下する問題を生じる。このた め、微細化が進行しメモリの容量が増大するにつれ、1 チップ混載方式の半導体装置は、困難性が大きくなって きている。

【0005】これを打開するために、図12に示すよう な積層型混載チップが提案された(たとえば、特開2000 -114452号公報、特開平11-214448号公報等)。図12 (a) は積層して実装された半導体装置の断面構成図で あり、図12(b)はその半導体装置に組み込まれる各 半導体チップの平面図である。図12(a)において、 積層される各半導体チップ110a, 110bは、個別 に前もって製造され、その性能は、積層される前にテス トされ、合格品であることが確認されている。また、パ ッケージの工程では、ダイパッド106の上に搭載され た半導体チップの端子105a,105bどうし、およ び端子105bとリード端子106aとをワイヤ109 で接続するだけである。このため、たとえばロジック半 導体チップがメモリの製造に必要とされる長時間の熱処 理を受けることもなく、高い集積度のシステム半導体装 置を製造した上で、高い歩留りを確保することができ る。パッケージを構成する半導体チップの端子は、図1 2 (b) に示すように、すべて回路構成用端子105か ら構成され、半導体チップのテストはこの回路構成用端 子を用いて行われる。

【0006】しかしながら、上記図12(b)に示す回 50

路構成用端子のみを有する半導体チップでは、回路構成 用端子をテスト用端子に兼用するために、テストに必要 な箇所から端子用配線を引き出してテストできない場合 が生じる。すなわち、回路を構成することを主体に端子 が設けられるので、本当にテスト用の信号を得たい箇所 に端子が設けられていない弊害を有する。また、徹底し たテストを受けるためには、各半導体チップはその各端 子からテスト装置に大きな出力信号を出す必要がある。 このためには、この半導体チップにそのような大きな出 力信号を出力することができるドライバ等を設ける必要 がある。このようなドライバを設けると、寄生容量の発 生、回路構成の一層の複雑化、消費電流の増大等の問題 が生じる。混載の半導体チップの回路設計および実際の 製造において、このようなドライバ等の要素を加えるこ とは大きな負担になるので、各チップの回路内に上記ド ライバを設けることは避けることが望ましい。しかし、 上記のようなドライバを設けない場合には、出力信号が 小さいために、たとえば、その半導体チップについて高 速動作のテストを行うことができない。微細で複雑な回 路構成を有する半導体チップは、徹底して十分なテスト を経て、性能を確認した上で出荷することが望ましいこ とは言うまでもない。

【0007】本発明の目的は、本体の回路構成に負担をかけず、徹底して十分なテストを容易に行うことができる半導体チップ、その半導体チップを実装した半導体装置および半導体装置の製造方法を提供することにある。 【0008】

【課題を解決するための手段】本発明の半導体チップは、本体から延びる端子用配線に連結され、テスト装置と接続されるテスト用端子と、端子用配線から分岐して連結され、他の回路素子と接続される回路構成用端子とを備える(請求項1)。

【0009】この構成により、回路構成用端子とテスト 用端子とは互いに異なる端子なので、それぞれ回路構成 に都合のよい位置、またはテストに都合のよい位置に設 けることができる。他の素子は、半導体チップでもよい し、半導体チップではない回路素子であってもよい。こ の半導体チップは、上記の端子のほかに、半導体チップ 本体用の電源端子や接地(グランド)端子、その他この 分野で周知の端子を備えることを前提としている。ま た、上記のように互いに分岐したテスト用端子と回路構 成用端子のほかに、テスト用端子のみが接続された端子 用配線や回路構成用端子のみが接続された端子用配線が 設けられていてもよい。上記の本発明の半導体チップに は、DRAM、SRAM、フラッシュメモリ、EPRO M (Erasable Programmable Read Only Memory)等のメモ リ半導体チップ、CPU、MPU、DSP等のロジック 半導体チップが該当する。

【 0 0 1 0 】上記本発明の半導体チップでは、たとえば、端子用配線にテスト用端子のみが設けられたテスト

【0011】上記において、テスト用端子のみが設けら れたテスト用端子配線とは、端子用配線に回路構成用端 子が連結されていない端子用配線をいう。この構成によ れば、回路構成用端子と関係なく、テストにとって都合 のよい本体箇所から端子用配線を延在させてテスト用端 子を設けて、テストすることができる。このため、複雑 なメモリ等の半導体チップの特性を徹底してテストする ことが可能となる。

【0012】上記本発明の半導体チップでは、たとえ ば、テスト用端子が、テスト装置への信号を増幅するた めのドライバを備えることができる(請求項3)。

【0013】この構成により、他のブロックと形成する 回路構成において不要な強度の信号を出力するための回 路、たとえばドライバーを半導体チップの本体に設ける ことなく、高速動作を含めて半導体チップの十分なテス トを行うことができるようになる。このため、本体に寄 生容量を発生させず、また回路構成に余分の負担をかけ ずに性能について確認済みの半導体チップを提供するこ とができる。なお、ドライバとは、小さな駆動力ドライ ブされた信号を大きな負荷にも対応できるように、信号 強度を増幅する回路素子をいう。具体的には、インバー 夕回路やその他の多くの増幅回路素子が該当する。上記 のテスト用端子は、出力用端子と入力用端子とが分れて いる場合には、出力用端子ということができる。

【0014】上記本発明の半導体チップでは、たとえ ば、テスト用端子が、テスト装置からの信号をその半導 体チップに伝達するためのドライバを備えることができ る(請求項4)。

【0015】テスト装置からの入力信号の強度は、テス ト装置によって自由に調整することができるので、上記 のドライバは駆動力アップという性格よりも波形整形用 の性格が強いドライバである。このため、チャネル幅は 比較的小さいものでよい。しかし、駆動力アップのドラ イバであってもよいことは言うまでもない。上記のテス ト用端子は、入力用端子と出力用端子とが分れている場 合には、入力用端子ということができる。

【0016】上記本発明の半導体チップでは、たとえ ば、ドライバが、MOS(Metal OxideSemiconductor)ト とが望ましい(請求項5)。

【0017】この構成により、回路構成用端子が分岐す る分岐部とテスト用端子との間に、コンパクトにMOS トランジスタを含むインバータ回路を形成することがで きる。このため、半導体チップの本体に負担をかけず、 テスト用の十分大きい出力信号を出力することができ る。

【0018】上記本発明の半導体チップでは、たとえ ば、インバータ回路は多段インバータ回路であり、互い に隣接する2つのインバータ回路に含まれるMOSトラ 50 ンジスタにおいて、そのチャネル幅は信号が伝達される 側に近いインバータ回路のMOSトランジスタのチャネ ル幅ほど長いことが望ましい(請求項6)。

【0019】この構成により、大きな負担をかけずに簡 便な構成により、十分大きいテスト用信号を出力するこ とができる。急峻な立ち上がりの信号を得て、遅延を生 じないために、上記チャネル幅を増大させる程度として は、任意のインバータ回路のチャネル幅とその次段のイ ンバータ回路のチャネル幅との比であるファンアウト

(fan out) が、 $2 \sim 5$ の範囲にあることが望ましい。 【0020】上記本発明の半導体チップでは、たとえ ば、ドライバ用のドライバ電源用端子をさらに備えるこ とができる(請求項7)。

【0021】半導体チップ本体の電源端子とテスト用端 子のドライバの電源端子を別々にすることにより、より 確実に、本体回路の寄生容量を増やさず、回路構成を複 雑にすることなく、テスト用に十分高い強度を有する信 号を出力し、また波形を整えた信号を入力することがで きる。上記のドライバ電源用端子からはドラーバ電源用 配線が延ばされ、各ドライバに接続される。

【0022】上記本発明の半導体チップでは、たとえ ば、回路構成用端子と、テスト用端子とを、平面的に見 て、半導体チップの端の辺に沿って列状に配置すること ができる(請求項8)。

【0023】回路構成用端子を辺に沿って配置すること により、素子間の配線長さを短くして全体回路を構成す ることができる。また、テスト用端子を辺に沿って配置 することにより、上記回路構成用端子の分岐部からの配 線距離を短くすることができる。

【0024】上記本発明の半導体チップでは、たとえ ば、平面的に見て、テスト用端子が、回路構成用端子よ りも端に近い位置において辺に沿って配置されているこ とが望ましい(請求項9)。

【0025】テスト用端子を回路構成用端子よりも辺に 近づけることにより、テスト終了後、パッケージ前、た とえばダイシングの際にテスト用端子を分離して、半導 体チップを小型化することができる。

【0026】上記本発明の半導体チップでは、たとえ ば、テスト用端子の列と回路構成用端子の列とを区分け ランジスタを含むインバータ回路によって構成されるこ 40 するマークが入れられていることが望ましい(請求項1 0)。

> 【0027】上記マークにより、たとえば切断箇所が分 り、間違い無く適切な箇所で端辺部を切断などすること ができる。上記のマークは、単に描かれた線でもよい し、分離しやすいように切断用溝、ノッチや刻み目等が 設けてあってもよい。

> 【0028】本発明のパッケージ半導体チップは、たと えば、半導体チップをメモリ用半導体チップとすること ができる(請求項11)。

【0029】メモリ用半導体チップ、上記のように回路

8

構成用端子とテスト用端子とを設けることにより、回路 が込み入って複雑で、製造工程でも特殊な処理を経るために性能が十分でない製品ができやすいメモリの性能チェックを簡便に行うことが可能になる。

【0030】本発明の半導体装置は、上記のいずれかの 半導体チップが回路基板上にパッケージされ、回路構成 用端子が回路基板上の他の回路素子に接続されている (請求項12)。

【0031】この構成により、各半導体チップの性能について確認済みの半導体装置を得ることができる。この 10 実装された半導体装置では、各半導体チップは、通常、積層され積層実装されるが、積層されず平面的に配置され実装された半導体装置であってもよい。

【0032】本発明の半導体装置は、たとえば、上記のいずれかの半導体チップにおいて、テスト用端子が切り離されていることが望ましい(請求項13)。

【0033】この構成により、各半導体チップを小型化することができ、その結果、実装された半導体装置も小型化することができる。

【0034】本発明の半導体装置の製造方法は、1つの端子用配線から互いに分岐して設けられた回路構成用端子とテスト用端子とを備える半導体チップを回路基板上に実装する半導体装置の製造方法である。この製造方法は、半導体チップがウェハの状態において、テスト用端子にプローブを当ててテストを行うテスト工程と、半導体チップをウェハの状態から各々に切断するダイシング工程と、回路基板上の半導体チップにおける回路構成用端子と回路基板上の他の回路素子の端子とを接続する回路素子間接続工程とを備える(請求項14)。

【0035】ウェハ状態で、専用のテスト用端子を用いてプローブ(針)当てテストを行ることにより、性能不充分の半導体チップを検出して、除くことができる。このため、性能不充分の半導体チップについて無駄な実装をする手間を省き、製造能率を向上させることができる。なお、「回路基板上」は、回路基板に接して上であっても他の回路素子を隔てて回路基板の上方に位置していてもよい。

【0036】上記本発明の半導体装置の製造方法は、たとえば、ダイシング工程は、テスト用端子を半導体チップから切り離して除去するテスト用端子除去工程を備え 40 ることができる(請求項15)。

【0037】ダイシングの際にテスト用端子を除去することにより、各半導体チップのサイズを簡便に小型化することができる。この結果、半導体装置を小型化することができる。

【0038】上記本発明の半導体装置の製造方法では、たとえば、回路素子間接続工程は、上記の(互いに分岐して設けられた回路構成用端子とテスト用端子とを備える)半導体チップを少なくとも1つ含む2つ以上の半導体チップを積層する積層工程を含むことが望ましい(請 50

求項16)。

【0039】この構成により、性能を保証された各半導体チップが高面密度で高集積度で実装されることができる。このため、高集積度の半導体装置の面積を小さくすることができる。

[0040]

【発明の実施の形態】次に本発明の実施の形態について、図面を用いて説明する。

【0041】(実施の形態1)図1は、本発明の実施の形態1における半導体チップの模式図である。図1において、半導体チップ10は、説明の便宜上、DRAM、SRAM等のメモリとするが、ロジック半導体チップでもよい。メモリ本体1から延びる端子配線2は分岐部2aで分かれ、一方にはテスト用端子3が取り付けられ、他方には回路構成用端子5が取り付けられている。端子配線2の中には、テスト用端子3のみが取り付けられ、回路構成用端子5が接続されていないものもある。すなわち、端子の中では、回路構成用端子5よりもテスト用端子3のほうが数が多い。テスト用端子3は、テスト装置へ信号を出力する出力端子であってもよいし、また両方を兼ねる入出力端子であってもよい。

【0042】図2は、図1に示したメモリ10について、ウェハの段階で、テスタ14を用いて、プローブである針13をテスト用端子に接触させて、針当てテストを行う際のテスト用端子付近の図である。各半導体チップは、互いに隣接してウェハ内に作り込まれている。装した半導体装置を製造するためには、各半導体チップをダイシングによって切断し分離する工程を経る。各半導体チップにおいては、テスト用端子の数を回路構成用端子の数より多くして、本当にテストのための信号を得たい箇所から端子用配線を引き出してテスト用端子を設けてある。このため、テストが徹底して行えるようになり、従来の回路構成用端子がメモリ端子を兼ねているものに比べて、メモリの性能について十分徹底したテストを行うことができる。

【0043】図3は、本発明の実施の形態1における一変形例の半導体チップである、テスト用端子を切り離すタイプの半導体チップを示す図である。(a)は、テスト用端子を切り離す前の半導体チップであり、(b)はテスト用端子を切り離した後の半導体チップである。図3(a)を参照して、半導体チップの端辺において、テスト用端子3は、回路構成用端子5よりも端に近い位置に沿って配置されており、テスト用端子の列と、回路構成用端子の列との間に、分離線18が設けられている。この分離線18は、線が描かれているだけでもよいし、この線に沿ってテスト用端子の列を容易に分離することができるように溝や刻み目が入れられていてもよい。ウェハ状態で、テスタによってテストを行った後、分離線

に沿ってテスト用端子の列を分離することにより、図3 (b) に示すように、半導体チップの小型化を推進することができる。

【0044】上記したメモリは、図4に示すように積層してもよいし、図5に示すように平面混載してもよい。図4において、実装された半導体装置20aは、積層された2つの半導体チップ10a,10bのうち、少なくとも下段の半導体チップは、メモリチップであり、上段の半導体チップはメモリでもよいし、CPUやDSP等のロジックチップであってもよい。ダイパッド6等の上で載せられたメモリ10bの回路構成用端子5aと、その上の半導体チップの回路構成用端子5bとは、ワイヤ9により接続されている。また、メモリ10bの回路構成用端子5bとリード端子6aとも、ワイヤ9によって接続されている。このような積層混載により、性能が徹底的に確認されたメモリやロジック半導体チップを用いて、面積を小型化して半導体装置を製造することができる。

【0045】図5に示すように、上述の半導体チップを 平面混載して実装半導体装置20bを製造することもで さる。図5においては、1つの配線基板に、メモリ10 とCPU19とを平面的に混載している。CPU本体1 1から延びる端子用配線には回路構成用端子15のみが 接続され、その回路構成用端子5に接続されている。平面 混載の場合には、テスト用端子3が、積層混載の場合の ように上層の半導体チップによって隠されることがない ので、混載して半導体チップ間の配線をした後も、テス タ14を用いて針当てテストを行うことができる利点を 有する。平面混載を構成する各半導体チップが十分な数 配置されたテスト専用のテスト用端子を用いて徹底的に テストされその性能が確認されていることは、積層混載 の場合と同様である。

【0046】(実施の形態2)図6(a)は、本発明の実施の形態2における半導体チップを示す構成図である。この半導体チップは、説明の便宜上、メモリとするが、ロジック半導体チップであってもよい。本実施の形態における半導体チップ10の特徴は、テスト用端子が、出力用端子と入力用端子とに分れていること、およびテスト用端子がドライバを備えていることである。メモリ本体4から引き出された端子用配線2の分岐部2aから分岐した一方には回路構成用端子5が設けられ、他方には、ドライバ7,8を備えたテスト用端子3a,3bが接続される。出力用端子3aには出力ドライバが備えられ、入力用端子3bには入力ドライバが備えられ、入力用端子3bには入力ドライバが備えられ、入力用端子3bには入力ドライバが備えられている。

【0047】上述のように、従来の端子は回路構成用端子とテスト用端子とを兼ねていた。この従来の端子は、たとえばメモリ本体における寄生容量を極力小さくするため、またメモリ本体の回路構造をより複雑にしないよ 50

うに、必要最小限の強度の出力信号を出力する構成とさ れていた。このため、回路を構成するには十分な強度の 出力信号であっても、テストには不充分であり、高速動 作のテスト等を徹底して行うことができなかった。本実 施の形態では、出力端子3 a に出力ドライバとして出力 用インバータ7を設けて、出力信号の増幅をはかること ができる。図6(b)に、出力用インバータ7を4段の インバータ7a、7b、7c、7dで構成した例を示 す。各インバータは、図6 (c)に示すようにMOSF ETで構成した場合、後段になるほどチャネル幅を大き くして出力信号を増幅する。MOSFETで構成する各 インバータとしては、たとえば図7に示す構造を挙げる ことができる。図7に示すインバータ回路のMOSFE Tのチャネル幅は、ゲート絶縁膜37を介したゲート3 2n, 32pの下のチャネル33n, 33pの奥行き (紙面に垂直) の幅をさす。この奥行きの幅を後段ほど 長くすることにより、大きな出力信号を無理なく出力テ スト端子3aに出力することが可能になる。このインバ ータ回路は、図6 (c) に示すように、ソース34n, 34pやドレイン35n, 35pを含むnチャネルMO SとpチャネルMOSとから構成されている。

【0048】図8は、入力用ドライバとして設けた入力 用インバータ8の内容を示す図である。入力用インバー タは特に駆動力をアップする必要がないので、入力信号 の波形の整形ができればよい。このため、図8の各イン バータ8a,8bのチャネル幅は小さめとする。

【0049】上記の実施の形態の半導体チップを用いることにより、メモリ等の半導体チップの本体における寄生容量を増やさず、また回路構成をいっそう複雑にすることなく、徹底したテストが可能なレベルのテスト用出力信号を出力することができる。この半導体チップにおいても、テストが済んだ後、テスト用端子の列を切り離して、小型化をはかることができることは言うまでもない。

【0050】図9は、本発明の実施の形態2における一 変形例の半導体チップを示す図である。図9において は、半導体チップ本体の電源と、テスト用端子に備えら れたドライバ用の電源とが分離している。すなわち、ド ライバ用電源端子17が設けられ、ドライバ用電源配線 16を通じて各ドライバ7に所定の電圧が供給される。 また、図9では、出力用ドライバへの電圧供給のみが示 されているが、入力用ドライバへの電圧供給系統が別に 設けられてもよいことは言うまでもない。さらに、半導 体チップ本体においては、半導体チップ本体4への電源 端子29および電源配線28と、半導体チップ本体4へ のグランド端子27およびグランド配線26とが設けら れている。本実施の形態2では、図9に示すように、ド ライバ用電源端子を本体電源とは別に設けることによ り、本体に対する影響をより一層小さくして徹底したテ ストを行うのに十分大きいテスト用信号を出力すること

ができる。

【0051】上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。

[0052]

【発明の効果】本発明の半導体チップを用いることにより、半導体チップ本体の寄生容量を増大させず、また回路構造を複雑にすることなく、その半導体チップを徹底してテストすることができる数のテスト用端子と、十分な強度の出力信号を出力することができる。この結果、性能について徹底して確認のとれた半導体チップを用いて実装半導体装置を製造することができ、歩留り向上や、納期短縮等を実現することが可能となる。

【図面の簡単な説明】

【図1】 本発明の実施の形態1におけるメモリの構成 図である。

【図2】 図1のウェハ状態のメモリに対して、テスタ によって針当てテストを行っている図である。

【図3】 本発明の実施の形態1における一変形例のメモリの構成図である。(a) はテスト用端子の列を切り離す前の、また(b) はテスト用端子の列を切り離した後のメモリを示す図である。

【図4】 本発明の実施の形態1におけるメモリを積層して搭載した半導体装置の断面図である。

【図5】 本発明の実施の形態1におけるメモリを平面 混載した半導体装置の断面図である。

【図6】 (a)は、本発明の実施の形態2におけるメ

モリの構成図であり、 (b) はその出力ドライバの構成 図であり、 (c) は各インバータの回路図である。

12

【図7】 図6 (c) に示すインバータの断面図である。

【図8】 入力ドライバの構成図である。

【図9】 本発明の実施の形態2における一変形例のメモリの構成図である。


【図10】 従来の平面混載をした半導体装置の斜視図である。


【図11】 従来の平面的に1チップに形成した半導体 装置の平面図である。

【図12】 (a)は従来の積層混載した半導体装置の 断面図であり、(b)は半導体装置を構成する半導体チップの平面図である。

【符号の説明】

1,2 端子用配線、2a 分岐部、3 テスト用端子、3a 出力用端子、3b 入力用端子、4 半導体チップ (メモリ)本体、5,5a,5b 回路構成用端子、6 ダイパッド、6a リード、7 出力用ドライバ、7a,7b,7c,7d インバータ、8 入力用ドライバ、8a,8b インバータ、9ワイヤ、10半導体チップ (メモリ)、11 半導体チップ (CPU)、13プローブ (針)、14 テスタ、16 テスト端子ドライバ用電源配線、17テスト端子ドライバ用電源配線、17テスト端子ドライバ用電源端子、18 分離線、26 グランド配線、27グランド端子、28 電源配線、29 電源端子、31 p型基板、32n,32p ゲート、33n,33p チャネル、34n,34p ソース、35n,35p ドレイン、36 nウェル、37 ゲート絶縁膜、39素子分離絶縁膜、Vdd ドレイン電圧。





. フロントページの続き

(51) Int.C1.7	識別記号	FI		テーマコード(参考)
H O 1 L 27/092		H 0 1 L	27/08	3 2 1 Z
27/10	495		27/10	6 8 1 Z
27/108				
21/8242				
Fターム(参考) 2G132	2 AAO1 AAO3 AAO8 ABO1 .	AKO1		•
	AK22 AL11			
4M106	6 AAO1 AAO2 ADO1 AD22	AD23		
	AD30 BA01			
5F038	BEO7 BEO9 CA10 CA13	DF01		
	DF04 DF05 DT04 DT08	DT13		
	EZ04 EZ20			
5F048	3 ABO1 ABO3 ABO4 ACO3	BB01		

5F083 ADOO BSOO ER22 LA21 ZA20

ZA29